Five steps, billions of transistors.
반도체 공정, 모래에서 칩까지의 여정
Semiconductor fabrication — the journey from sand to chip
지금까지 우리는 PN 접합에서 트랜지스터, 그리고 논리 게이트까지 칩을 이루는 부품들을 하나씩 살펴봤습니다. 그런데 손톱만 한 실리콘 조각 위에 그런 부품을 무려 수백억 개나, 그것도 머리카락 굵기의 수천분의 1밖에 안 되는 크기로 어떻게 새겨 넣을까요. 붓이나 핀셋으로는 어림도 없습니다. 그 비밀은 같은 몇 가지 공정을 수백 번 거듭 쌓아 올리는 데 있습니다. 마치 판화를 찍듯, 빛으로 무늬를 그리고 깎아 내고 채워 넣는 일을 층층이 반복해 입체 구조를 완성하는 것입니다.
Up to this point we have examined the building blocks of a chip — PN junctions, transistors, and logic gates — one by one. But how are tens of billions of those components inscribed onto a piece of silicon no larger than a fingernail, at sizes thousands of times thinner than a human hair? A brush or a pair of tweezers cannot come close. The secret lies in repeating the same handful of processes hundreds of times, stacking each layer on top of the last. Like printing an engraving, the process draws patterns with light, removes unwanted material, deposits new material, and repeats — building a three-dimensional structure one layer at a time.
이 거듭되는 작업의 바탕에는 다섯 가지 핵심 공정이 있습니다. 표면에 절연막을 기르는 산화, 빛으로 회로 무늬를 새기는 리소그래피, 필요 없는 부분을 깎아 내는 식각, 원하는 자리에 도펀트를 박아 넣는 이온 주입, 그리고 새로운 박막을 한 층씩 입히는 증착(CVD 계열)입니다. 칩 하나를 완성하는 데에는 이런 단계가 수백 개 이어지고, 보통 수개월에 이르는 시간이 걸립니다. 아래에서 다섯 단계를 하나씩 눌러 보며, 평평한 웨이퍼가 어떻게 입체 회로로 바뀌어 가는지 살펴보세요.
Underlying this repetitive build-up are five core processes: Oxidation — growing an insulating film on the surface; Lithography — transferring a circuit pattern using light; Etching — selectively removing unwanted material; Ion Implantation — forcing dopant atoms into precisely chosen regions; and Deposition (CVD family) — coating the surface with new thin films one layer at a time. Completing a single chip requires hundreds of such steps and typically several months of processing time. Click through each of the five steps below to watch a flat wafer transform into a three-dimensional circuit.
다섯 공정을 수백 번 거듭 쌓습니다.
Five processes, repeated hundreds of times.
머리카락보다 수천 배 작은 회로를, 어떻게 한 치의 오차도 없이 새겨 넣을까요?
비결은 손이 아니라 빛과 화학으로 작업한다는 데 있습니다. 반도체 공정의 핵심 발상은 판화와 같습니다. 먼저 표면 전체에 빛에 반응하는 막(감광액)을 입히고, 그 위에 회로 무늬가 그려진 마스크를 덮은 뒤 빛을 쪼입니다. 빛을 받은 부분만 성질이 바뀌어, 마치 도장을 찍듯 회로 무늬가 웨이퍼에 옮겨집니다. 그다음 필요 없는 부분을 깎아 내고(식각), 원하는 자리에 불순물을 박아 넣고(이온 주입), 새 재료를 한 층 입히는(증착) 일을 반복합니다. 손으로 그리는 대신 빛으로 한꺼번에 찍기 때문에, 수백억 개의 트랜지스터를 동시에 만들 수 있습니다.
그래서 회로를 얼마나 작게 만들 수 있느냐는 곧 "얼마나 가는 무늬를 빛으로 그릴 수 있느냐"의 문제가 됩니다. 빛의 파장이 짧을수록 더 가는 선을 그릴 수 있어, 공정 장비는 점점 더 짧은 파장의 빛을 쓰는 방향으로 발전해 왔습니다(자외선에서 더 짧은 극자외선으로). 이 빛을 만들고 머리카락 굵기의 수천분의 1짜리 무늬에 정확히 초점을 맞추는 일은 인류가 만든 가장 정밀한 기계 기술에 속합니다. 반도체 공정이 광학, 화학, 정밀 기계가 한데 어우러진 종합 예술이라 불리는 까닭입니다.
How can circuits thousands of times smaller than a hair be patterned without a single error?
The trick is to work with light and chemistry rather than hands. The central idea in semiconductor processing is the same as printmaking. First, the entire wafer surface is coated with a light-sensitive film (photoresist), then a mask carrying the circuit pattern is placed over it and light is shone through. Only the exposed regions change their chemical properties, transferring the circuit pattern onto the wafer — much like pressing a stamp. The subsequent steps — etching away unwanted material, implanting dopants in the right places, and depositing a new layer of material — are then repeated. Because the pattern is printed all at once with light rather than drawn by hand, tens of billions of transistors can be fabricated simultaneously.
The question of how small a circuit can be made therefore reduces to "how fine a line can be drawn with light?" Since finer lines require shorter wavelengths, process equipment has evolved steadily toward shorter and shorter wavelengths (from ultraviolet to extreme ultraviolet). Generating that light and focusing it precisely onto patterns thousands of times narrower than a hair represents some of the most sophisticated mechanical engineering humanity has ever produced. This is why semiconductor fabrication is often described as a synthesis of optics, chemistry, and precision machinery.
Q1 왜 회로를 작게 만들수록 더 짧은 파장의 빛이 필요할까요?
Q1 Why do smaller circuits require shorter wavelengths of light?
Q2 이온을 박아 넣은 뒤 왜 굳이 다시 뜨겁게 달구는(어닐링) 과정이 필요할까요?
Q2 Why is the annealing (heat treatment) step necessary after ion implantation?
실리콘 표면을 산소와 반응시켜 치밀한 산화막(SiO₂)을 기릅니다. 보통 고온의 노에서 키우며, 이 막은 게이트 절연막, 소자 사이를 나누는 분리막, 그리고 다음 공정에서 깎을 부분을 가리는 마스크 역할을 합니다. 실리콘이 스스로 좋은 절연막을 만들어 준다는 점이 실리콘이 반도체의 왕이 된 큰 이유 가운데 하나입니다.
감광액을 입힌 뒤 회로 무늬가 그려진 마스크를 통해 빛을 쪼여, 그 무늬를 웨이퍼에 옮깁니다. 더 가는 선을 그리기 위해 점점 짧은 파장의 빛을 쓰며, 가장 미세한 공정에서는 극자외선을 사용합니다. 공정 전체에서 회로의 정밀도를 좌우하는 가장 핵심적이고 값비싼 단계입니다.
빛으로 무늬를 정한 뒤, 노출된 부분의 재료를 선택적으로 깎아 냅니다. 화학 용액으로 녹이는 습식 방식과, 플라즈마로 깎는 건식 방식이 있습니다. 깎인 옆면이 얼마나 반듯하게 수직인지, 깎을 재료만 골라 깎는 선택성이 얼마나 좋은지가 품질을 좌우합니다.
도펀트 이온(n형은 인이나 비소, p형은 붕소)을 높은 에너지로 가속해 실리콘 안 원하는 자리에 박아 넣어 n형, p형 영역을 만듭니다. 주입 뒤에는 열처리(어닐링)로 망가진 격자를 회복시키고 도펀트를 활성화합니다.
가스를 분해해 표면에 새로운 박막을 한 층씩 정밀하게 입힙니다. 금속 배선이나 고유전율 게이트 절연막처럼 칩에 필요한 여러 재료층을 쌓는 단계로, 원자 한 층 수준의 두께까지 조절할 수 있는 방식도 쓰입니다.
The silicon surface is reacted with oxygen at high temperature in a furnace to grow a dense SiO₂ film. This oxide serves as the gate insulator in a transistor, as an isolation barrier between devices, and as a hard mask protecting regions to be preserved during subsequent etching. Silicon's ability to grow its own high-quality native oxide is one of the principal reasons it became the dominant semiconductor material.
A light-sensitive photoresist is coated on the wafer; a mask carrying the circuit layout is placed above it and light is projected through, transferring the pattern. Progressively shorter wavelengths are used to achieve finer features; the most advanced nodes use extreme ultraviolet light. Lithography is the most critical and most expensive step — it sets the minimum feature size of the chip.
After the pattern is defined in resist, the underlying exposed material is selectively removed. Wet etching uses chemical solutions; dry (plasma) etching uses reactive gases. Key quality metrics are sidewall verticality (approaching 90°) and selectivity (removing the target material much faster than surrounding materials).
Dopant ions (phosphorus or arsenic for n-type; boron for p-type) are accelerated to high energies and fired into silicon to create doped regions at precisely controlled depths. After implantation, annealing restores lattice damage and activates the dopants.
Precursor gases decompose at the wafer surface to deposit new thin films layer by layer. Metal interconnects, high-permittivity gate dielectrics, and other required material layers are built up this way. Techniques such as atomic layer deposition (ALD) provide atomic-monolayer thickness control.
반도체 공정은 빛으로 찍는 정밀한 판화와 같습니다. 웨이퍼라는 도화지 위에 빛으로 회로 무늬를 찍고(리소그래피), 필요 없는 곳을 깎아 내고(식각), 원하는 자리에 색을 박아 넣고(이온 주입), 새 종이를 한 겹 덧대는(증착) 일을 수백 번 반복해 입체 회로를 쌓아 올립니다. 손으로 그리는 게 아니라 빛으로 한 번에 찍기 때문에, 수백억 개의 트랜지스터를 한꺼번에 만들 수 있습니다.
Semiconductor fabrication is like precision printmaking with light. On the wafer — the canvas — a light-based print of the circuit layout is made (lithography), unwanted material is carved away (etching), chosen colours are pressed in (ion implantation), and a fresh sheet of material is laminated on top (deposition). Repeat hundreds of times and a three-dimensional circuit rises up. Because the printing uses light to stamp the whole pattern at once rather than drawing it by hand, tens of billions of transistors can be produced simultaneously.
실리콘 열산화막의 두께 $x$ 는 시간 $t$ 에 대해 디일-그로브(Deal-Grove) 관계 $x^2 + Ax = B(t+\tau)$ 를 따릅니다. 얇을 때는 반응이 율속이라 두께가 시간에 거의 선형($x \approx (B/A)\,t$)으로 늘고, 두꺼워지면 산소가 막을 뚫고 확산하는 것이 율속이 되어 두께가 시간의 제곱근($x \approx \sqrt{Bt}$)으로 느리게 자랍니다.
그릴 수 있는 최소 선폭은 레일리 기준으로 $\mathrm{CD} = k_1\,\lambda / \mathrm{NA}$ 로 주어집니다. 여기서 $\lambda$ 는 빛의 파장, $\mathrm{NA}$ 는 렌즈의 개구수, $k_1$ 은 공정 계수입니다. 선폭을 줄이려면 파장을 짧게 하거나 개구수를 키우거나 $k_1$ 을 낮춰야 하며, 극자외선($\lambda \approx 13.5\,\text{nm}$)으로의 전환이 그 대표적 노력입니다.
주입된 이온은 표면에서 일정 깊이(투사 비정 $R_p$)를 중심으로 대략 가우시안 분포로 퍼집니다. 가속 에너지가 클수록 더 깊이 박히고, 분포의 폭(표준편차)도 함께 정해집니다. 주입 직후의 도펀트는 격자 틈에 끼어 전기적으로 비활성이라, 어닐링으로 치환 위치에 앉혀 활성화하고 손상된 결정을 회복시킵니다.
The thickness $x$ of a thermally grown SiO₂ film obeys the Deal-Grove relationship $x^2 + Ax = B(t+\tau)$. When the film is thin, the surface reaction is rate-limiting and growth is approximately linear in time: $x \approx (B/A)\,t$. As the film thickens, oxygen diffusion through the growing oxide becomes rate-limiting and growth slows to a square-root dependence: $x \approx \sqrt{Bt}$.
The minimum printable critical dimension (CD) is given by the Rayleigh criterion: $$\mathrm{CD} = k_1\,\frac{\lambda}{\mathrm{NA}}$$ where $\lambda$ is the wavelength of the exposing light, NA is the numerical aperture of the optical system, and $k_1$ is a process-related coefficient. Reducing CD requires a shorter wavelength, a larger NA, or a lower $k_1$. The transition to extreme ultraviolet ($\lambda \approx 13.5\,\text{nm}$) is the most significant recent example of this strategy.
Implanted ions come to rest at a mean projected range $R_p$ below the surface, with a concentration profile approximated by a Gaussian distribution with standard deviation $\Delta R_p$. Higher acceleration energy places ions deeper. Immediately after implantation the dopants sit in electrically inactive interstitial positions; annealing moves them into substitutional lattice sites (activation) and repairs crystal damage.
반도체 공정은 산화, 리소그래피, 식각, 이온 주입, 증착이라는 다섯 가지 일을 수백 번 거듭하며 평평한 웨이퍼를 입체 회로로 바꾸는 여정입니다. 손이 아니라 빛과 화학으로 한꺼번에 찍어 내기에 수백억 개의 트랜지스터를 동시에 만들 수 있고, 그 미세함은 빛의 파장과 정밀 기계 기술에 달려 있습니다. 앞 레슨에서 배운 PN 접합과 트랜지스터, 논리 게이트가 바로 이 공정을 통해 실리콘 위에 실제로 태어납니다. 이로써 반도체 챕터를 마무리하고, 다음 챕터에서는 에너지의 세계로 넘어갑니다.
Semiconductor fabrication is a journey of five processes — oxidation, lithography, etching, ion implantation, and deposition — repeated hundreds of times to transform a flat wafer into a three-dimensional circuit. Because the pattern is printed with light all at once, tens of billions of transistors can be produced simultaneously, and how fine those features can be is determined by wavelength and precision mechanics. The PN junctions, transistors, and logic gates studied in earlier lessons are all physically born through exactly this process. With this lesson the semiconductor chapter concludes; the next chapter moves into the world of energy.
CHECK 스스로 확인하기
1. 회로를 더 작게 만들기 위해 공정 장비가 점점 짧은 파장의 빛을 쓰는 이유는?
→ 그릴 수 있는 최소 선폭이 파장에 비례하기 때문입니다(CD ∝ λ/NA). 파장이 짧을수록 더 가는 선을 그릴 수 있습니다.
2. 이온 주입 후 어닐링(열처리)이 필요한 두 가지 이유는?
→ 주입으로 망가진 격자를 회복시키고, 격자 틈에 끼인 도펀트를 제자리에 앉혀 전기적으로 활성화하기 위해서입니다.
3. 다섯 공정 중 무늬 자체를 정하는, 미세함을 좌우하는 핵심 단계는?
→ 리소그래피입니다. 빛으로 회로 무늬를 옮기는 이 단계가 칩의 최소 선폭을 결정합니다.
CHECK Self-check
1. Why do process tools use progressively shorter wavelengths of light to make smaller circuits?
→ The minimum printable linewidth is proportional to wavelength (CD ∝ λ/NA). Shorter wavelengths enable finer lines.
2. What are the two reasons annealing is required after ion implantation?
→ To restore the crystal lattice damaged by the implantation collision cascade, and to move dopant atoms from interstitial positions into substitutional lattice sites where they become electrically active.
3. Which of the five processes defines the pattern itself and therefore determines the minimum feature size?
→ Lithography. It is the step that transfers the circuit layout onto the wafer and sets the chip's minimum linewidth.