Two transistors, one NOT gate.
CMOS 인버터, 디지털 세계를 떠받치는 가장 작은 벽돌
The CMOS inverter — the smallest brick holding up the digital world
앞에서 본 MOSFET 하나로는 스위치 한 개를 만들 수 있습니다. 그런데 디지털 회로의 진짜 마법은, 성질이 정반대인 두 MOSFET을 짝지을 때 비로소 시작됩니다. n채널 소자(NMOS)와 p채널 소자(PMOS)를 위아래로 직렬 연결한 것이 바로 CMOS 인버터입니다. 이름의 C는 상보적(Complementary)이라는 뜻으로, 두 소자가 늘 서로 반대로 동작한다는 의미를 담고 있습니다. 입력이 0이면 출력이 1, 입력이 1이면 출력이 0이 되는 가장 단순한 논리, 즉 NOT 게이트가 이렇게 만들어집니다.
A single MOSFET from the previous lesson gives you one switch. The real magic of digital circuits begins when two MOSFETs with opposite characteristics are paired together. Stacking an n-channel device (NMOS) above a p-channel device (PMOS) in series — both gates tied to the same input — produces the CMOS inverter. The C stands for Complementary: the two devices always operate in opposition. When the input is 0 the output is 1, and when the input is 1 the output is 0. This is the simplest possible logic function — the NOT gate.
CMOS가 디지털 시대의 표준이 된 이유는 단 하나, 전력을 거의 쓰지 않는다는 점입니다. 입력이 0이든 1이든, 위아래 두 소자 중 하나는 항상 꺼져 있습니다. 그래서 전원에서 접지로 곧장 흐르는 전류가 거의 없고, 상태를 유지하는 동안의 정적 전력 소모가 사실상 0에 가깝습니다. 전기는 출력이 0에서 1로, 또는 1에서 0으로 뒤집히는 그 짧은 순간에만 들지요. 이 덕분에 수십억 개의 게이트를 한 칩에 모아 두어도 열로 타 버리지 않습니다.
The reason CMOS became the standard of the digital age comes down to one property: it uses almost no power. Whether the input is 0 or 1, one of the two devices is always off, so there is never a direct current path from supply to ground. Static power dissipation — the power consumed just to hold a logic state — is essentially zero. Energy is only drawn during the brief moment when the output flips from 0 to 1 or from 1 to 0. This is why billions of gates can coexist on a single chip without burning it up.
더 놀라운 점은, 이 인버터를 약간 변형해 NMOS와 PMOS를 직렬과 병렬로 엮으면 NAND와 NOR 게이트가 된다는 사실입니다. 그리고 NAND 하나만 있으면 세상의 모든 논리 함수를 만들 수 있습니다. 다시 말해 프로세서, 메모리, AI 가속기까지 모든 디지털 칩은 결국 이 작은 CMOS 게이트 수십억 개를 엮어 쌓아 올린 거대한 레고 구조물입니다. 아래에서 입력 전압을 직접 바꿔 가며, 두 소자가 어떻게 번갈아 켜지고 꺼지며 NOT을 만들어 내는지 확인해 보세요.
What is even more remarkable is that a small modification of this inverter — wiring NMOS in series and PMOS in parallel, or vice versa — produces NAND and NOR gates. And a single NAND gate is sufficient to build any logic function in existence. Every processor, memory chip, and AI accelerator is ultimately a massive Lego structure assembled from billions of these tiny CMOS gates. Adjust the input voltage below to watch the two devices alternately switch on and off, producing the NOT function.
두 트랜지스터가 번갈아 켜지며 NOT을 만듭니다.
Two transistors take turns — and produce NOT.
왜 트랜지스터 하나가 아니라 굳이 두 개를 짝지어 쓸까요?
그 답에 디지털 시대의 모든 비밀이 들어 있습니다. CMOS 인버터는 PMOS를 위에(전원 쪽), NMOS를 아래에(접지 쪽) 직렬로 쌓고, 두 소자의 게이트를 같은 입력에 함께 연결합니다. 두 소자는 켜지는 조건이 정반대라, 같은 입력을 받아도 늘 한쪽만 켜집니다. 입력이 0(LOW)이면 PMOS가 켜지고 NMOS는 꺼져 출력이 전원 쪽(1, HIGH)으로 끌려가고, 입력이 1(HIGH)이면 반대로 NMOS가 켜지고 PMOS가 꺼져 출력이 접지 쪽(0, LOW)으로 끌려갑니다. 즉 출력은 언제나 입력의 반대값이 됩니다. 이것이 NOT 게이트입니다.
이렇게 두 소자를 상보적으로 짝지으면, 입력이 안정된 0이나 1에 머무는 동안 전원에서 접지로 곧장 흐르는 경로가 항상 한 군데에서 끊겨 있습니다. 그래서 전류가 거의 흐르지 않고 전력 소모도 사실상 0입니다. 이 단순한 발상이 1963년에 제안된 뒤, 전력 문제로 한계에 부딪혔던 디지털 회로를 구원했습니다. 트랜지스터를 더 많이 넣을수록 칩이 뜨거워지던 시절, CMOS는 "켜 두어도 전기를 안 쓰는 스위치"라는 해답을 주었고, 그 위에서 무어의 법칙이 수십 년간 이어질 수 있었습니다.
Why pair two transistors instead of using just one?
The answer holds every secret of the digital age. The CMOS inverter stacks PMOS on top (supply side) and NMOS on the bottom (ground side) in series, connecting both gates to the same input. Because the two devices have opposite turn-on conditions, only one is ever on at a time given the same input. When the input is 0 (LOW), PMOS turns on and NMOS turns off, pulling the output toward the supply (1, HIGH). When the input is 1 (HIGH), NMOS turns on and PMOS turns off, pulling the output toward ground (0, LOW). The output is always the logical complement of the input — this is the NOT gate.
By pairing the two devices in this complementary fashion, the direct path from supply to ground is always broken at one point while the input holds a stable 0 or 1. Almost no current flows and static power dissipation is essentially zero. After this simple idea was proposed in 1963, it rescued digital circuits that had been hitting a wall due to power consumption. In an era when adding more transistors just made chips hotter, CMOS offered "a switch that draws no power to stay on" — and Moore's Law was able to run for decades on top of that answer.
Q1 정적 전력이 0에 가깝다면, CMOS 칩은 도대체 어디서 전기를 쓸까요?
Q1 If static power is nearly zero, where does a CMOS chip actually consume electricity?
Q2 NAND 게이트 하나만 있으면 정말 어떤 회로든 다 만들 수 있을까요?
Q2 Can a single NAND gate really build any digital circuit?
PMOS의 소스는 전원($V_{DD}$)에, NMOS의 소스는 접지에 연결하고, 두 소자의 드레인을 합쳐 출력으로 삼습니다. 두 게이트는 같은 입력에 함께 묶입니다. 입력 하나가 위아래 소자를 동시에 제어하되, 켜짐 조건이 반대라 늘 한쪽만 켜집니다.
입력이 0이면 PMOS가 켜지고 NMOS가 꺼져 출력이 1이 됩니다. 입력이 1이면 PMOS가 꺼지고 NMOS가 켜져 출력이 0이 됩니다. 즉 출력은 항상 입력의 반대이며, 이것이 NOT(반전) 게이트입니다.
입력을 0에서 전원까지 천천히 올리며 출력을 그리면, 처음에는 출력이 높게 평평하다가 가운데 임계점에서 가파르게 떨어지고 다시 낮게 평평해집니다. 가파른 전이 구간 한가운데가 스위칭 임계점이며, 이 부근에서만 두 소자가 잠깐 함께 켜져 짧은 관통 전류가 흐릅니다. 평평한 양 끝이 안정된 0과 1을 또렷이 구분해 주어 잡음에 강합니다.
NMOS를 직렬로, PMOS를 병렬로 엮으면 NAND가 되고, 반대로 엮으면 NOR가 됩니다. NAND나 NOR 하나만으로 NOT, AND, OR를 모두 만들 수 있어, 결국 어떤 디지털 회로든 이 표준 게이트들의 조합으로 쌓아 올릴 수 있습니다.
The PMOS source connects to the supply ($V_{DD}$) and the NMOS source connects to ground. The drains of both devices are tied together to form the output. Both gates share the same input node. One input simultaneously controls both devices, but because their turn-on conditions are opposite, only one device is ever on at a time.
Input 0: PMOS on, NMOS off → output pulled to 1.
Input 1: PMOS off, NMOS on → output pulled to 0.
The output is always the complement of the input — this is the NOT (inversion) gate.
Sweeping the input slowly from 0 to $V_{DD}$ while plotting the output produces a curve that is flat and high at first, then drops steeply through a switching threshold near midpoint, then flattens again at a low value. Only near the steep transition are both devices partially on simultaneously, allowing a brief shoot-through current. The flat regions at either end sharply distinguish 0 from 1 and give CMOS excellent noise immunity.
Connecting NMOS in series and PMOS in parallel yields NAND; reversing the arrangement gives NOR. Either gate alone is sufficient to build NOT, AND, and OR — making NAND (and NOR) functionally complete. Every digital circuit can be assembled from combinations of these standard gates.
CMOS 인버터는 위아래로 달린 두 개의 자동문 같습니다. 둘은 늘 반대로 움직여서, 위 문이 열리면 아래 문은 닫힙니다. 그래서 물(전류)이 위에서 아래로 곧장 새어 나갈 길이 항상 한 곳에서 막혀 있습니다. 덕분에 가만히 있을 때는 물이 거의 안 새고, 문을 한 번 뒤집을 때만 잠깐 힘이 듭니다. 이 "새지 않는 스위치"를 수십억 개 쌓아 만든 것이 우리가 쓰는 모든 칩입니다.
Think of the CMOS inverter as two automatic doors mounted one above the other. They always move in opposite directions: when the top door opens, the bottom one closes. So the pipe that would let water (current) run straight from top to bottom is always blocked somewhere. While both doors are holding steady, almost no water leaks through — energy is spent only for the brief moment it takes to flip them. Every chip you have ever used is a tower of billions of these "non-leaking switches."
CMOS 게이트가 상태를 바꿀 때 출력 부하 용량 $C_L$ 를 충방전하며 소모하는 전력은 다음과 같습니다. $$P_{dyn} = \alpha\,C_L\,V_{DD}^2\,f$$ 여기서 $\alpha$ 는 스위칭 활동률, $f$ 는 동작 주파수입니다. 전력이 전압의 제곱에 비례하므로, 전원 전압 $V_{DD}$ 를 낮추는 것이 전력 효율을 높이는 가장 강력한 수단입니다. 여기에 짧은 관통 전류와 누설 전류가 더해집니다.
전압 전달 특성의 임계 전압 $V_M$ 은 두 소자의 구동 능력이 균형을 이루는 점으로, 대략 다음과 같이 주어집니다. $$V_M = \frac{V_{tn} + \sqrt{r}\,(V_{DD} - |V_{tp}|)}{1 + \sqrt{r}},\qquad r = \frac{k_p}{k_n}$$ 여기서 $k_n, k_p$ 는 각 소자의 구동 계수입니다. PMOS의 이동도가 NMOS보다 낮아, 임계점을 가운데로 맞추려면 보통 PMOS의 폭을 더 넓게 설계합니다.
평평한 출력 구간 덕분에 CMOS 게이트는 입력의 작은 잡음을 출력에서 0이나 1로 다시 또렷하게 복원합니다. 이 잡음 여유와 재생성 특성이, 게이트를 수없이 직렬로 이어도 신호가 흐려지지 않고 디지털 논리가 안정적으로 동작하게 하는 바탕입니다.
When a CMOS gate switches, it charges or discharges the output load capacitance $C_L$. The resulting dynamic power is: $$P_{dyn} = \alpha\,C_L\,V_{DD}^2\,f$$ where $\alpha$ is the switching activity factor (fraction of clock cycles during which a transition occurs) and $f$ is the operating frequency. Because power scales with the square of $V_{DD}$, reducing the supply voltage is the most effective way to improve energy efficiency. Short-circuit (shoot-through) current and leakage current add smaller contributions.
The switching threshold $V_M$ of the voltage transfer characteristic is the point where both devices have equal drive strength: $$V_M = \frac{V_{tn} + \sqrt{r}\,(V_{DD} - |V_{tp}|)}{1 + \sqrt{r}},\qquad r = \frac{k_p}{k_n}$$ where $k_n$ and $k_p$ are the device transconductance parameters. Because hole mobility is lower than electron mobility, the PMOS device must typically be made wider than the NMOS device to centre the switching threshold at $V_{DD}/2$.
The flat output regions at either end of the VTC mean that a small amount of noise on the input does not corrupt the output: the gate restores the signal cleanly to 0 or 1. This noise margin and regenerative property allow gates to be chained in arbitrarily long series without signal degradation — the basis for reliable digital logic at any scale.
CMOS 인버터는 켜짐 조건이 반대인 두 MOSFET을 짝지어, 출력이 늘 입력의 반대가 되도록 만든 NOT 게이트입니다. 항상 한쪽이 꺼져 있어 정적 전력이 거의 0이고, 상태가 바뀌는 순간에만 전력을 씁니다. 이 인버터를 변형하면 NAND와 NOR가 되고, 그것만으로 세상의 모든 논리를 쌓을 수 있습니다. 그래서 모든 프로세서와 메모리는 결국 이 작은 CMOS 게이트의 거대한 모음입니다. 다음 레슨에서는 이 수십억 개의 트랜지스터를 실리콘 위에 실제로 새겨 넣는 반도체 공정의 세계로 넘어가겠습니다.
The CMOS inverter pairs two MOSFETs with opposite turn-on conditions so that the output is always the complement of the input — a NOT gate. One device is always off, giving near-zero static power; energy is consumed only at the switching moment. Modifying this inverter yields NAND and NOR, and those gates alone are sufficient to build all of logic. Every processor and memory in existence is ultimately a vast collection of these tiny CMOS gates. The next lesson steps into the world of semiconductor fabrication — the processes that physically inscribe billions of these transistors onto silicon.
CHECK 스스로 확인하기
1. CMOS 인버터에 입력 1(HIGH)을 넣으면 출력과 두 소자 상태는?
→ 출력은 0(LOW)입니다. NMOS가 켜지고 PMOS가 꺼져 출력이 접지로 끌려갑니다.
2. 입력이 가만히 0이나 1에 머물 때 CMOS가 전력을 거의 안 쓰는 이유는?
→ 위아래 소자 중 하나가 항상 꺼져 있어 전원에서 접지로 가는 전류 경로가 끊겨 있기 때문입니다.
3. NAND 게이트 하나로 모든 논리를 만들 수 있다고 하는 근거는?
→ NAND로 NOT, AND, OR를 모두 만들 수 있어 기능적으로 완전하기 때문입니다(드모르간 법칙 활용).
CHECK Self-check
1. If you apply input 1 (HIGH) to a CMOS inverter, what is the output and what state are the two transistors in?
→ Output is 0 (LOW). NMOS turns on and PMOS turns off, pulling the output down to ground.
2. Why does CMOS consume almost no power while the input holds a steady 0 or 1?
→ One of the two devices is always off, breaking the current path from supply to ground. No sustained DC current flows.
3. What is the basis for the claim that a single NAND gate can implement any logic function?
→ NAND is functionally complete: NOT, AND, and OR can all be built from NAND alone (using De Morgan's theorem), and those three operations can express any Boolean function.