A gate that switches a channel.
MOSFET, 게이트 전압이 채널을 여닫는 트랜지스터
MOSFET — the transistor whose gate voltage opens and closes a channel
MOSFET은 금속(Metal), 산화막(Oxide), 반도체(Semiconductor)가 층층이 쌓인 구조에서 이름을 따왔습니다. 핵심은 게이트라는 금속 전극이 아주 얇은 절연막을 사이에 두고 실리콘 표면 바로 위에 떠 있다는 점입니다. 게이트는 실리콘과 전기적으로 닿아 있지 않습니다. 그런데도 게이트에 전압을 걸면, 절연막 너머 실리콘 표면으로 전기장이 스며들어 그 자리에 전자를 끌어모읍니다. 마치 유리창 너머로 자석을 가져다 대면 안쪽 쇳가루가 모이듯, 접촉 없이 전기장만으로 도체의 길(채널)을 만들어 내는 것입니다. 이 방식을 전계 효과(field effect)라고 부릅니다.
MOSFET takes its name from the stack of Metal, Oxide, and Semiconductor layers. The key insight is that the gate electrode floats above the silicon surface separated only by an ultra-thin insulating oxide — it never makes direct electrical contact. Yet when a voltage is applied to the gate, the electric field penetrates the insulator and pulls electrons toward the silicon surface. Like a magnet held against a glass pane drawing iron filings on the other side, a conducting path (channel) is created purely by the electric field, without any contact. This principle is called the field effect.
게이트 전압이 어느 문턱값 $V_{th}$ 를 넘으면 실리콘 표면에 전자가 충분히 모여 얇은 도체 층, 즉 반전층(inversion layer)이 생깁니다. 이 순간 소스(source)와 드레인(drain) 사이가 전기적으로 이어져 전류가 흐릅니다(ON). 게이트 전압을 문턱 아래로 낮추면 채널이 사라지고 전류가 끊깁니다(OFF). 게이트는 전류를 거의 쓰지 않고 전압만으로 이 스위치를 여닫기 때문에, 켜 둔 상태를 유지하는 데 드는 전력이 거의 없습니다. 이 저전력 특성이 수십억 개를 한 칩에 집적할 수 있게 해 준 결정적 이유입니다.
When the gate voltage exceeds the threshold $V_{th}$, enough electrons accumulate at the silicon surface to form a thin conducting layer called the inversion layer. At that moment source and drain are electrically connected and current flows (ON). Lowering the gate voltage below threshold destroys the channel and cuts off current (OFF). Because the gate draws almost no current — relying on voltage alone — almost no power is consumed to hold the switch open. This low-power characteristic is the decisive reason billions of MOSFETs can be packed onto a single chip.
MOSFET은 오늘날 거의 모든 디지털 칩의 기본 단위입니다. n채널 소자(NMOS)와 p채널 소자(PMOS)를 짝지은 CMOS 구조가 메모리와 프로세서 전체를 떠받치고 있습니다. 반도체 공정이 발전하며 채널 길이가 꾸준히 줄어 더 빠르고 촘촘한 칩이 만들어졌습니다(예시: 수십 나노미터에서 한 자릿수 나노미터 공정으로). 아래에서 게이트와 드레인 전압을 직접 바꿔 가며, 전압이 어떻게 채널을 만들고 전류를 조절하는지 확인해 보세요.
Today the MOSFET is the fundamental building block of virtually every digital chip. The CMOS architecture — pairing NMOS and PMOS devices — underpins all memory and processor designs. As process technology has advanced, channel lengths have steadily shrunk (from tens of nanometres toward single-digit nanometre nodes, as a general industry trend), yielding ever faster and denser chips. Adjust the gate and drain voltages below to watch how the electric field builds the channel and controls current flow.
전압이 만드는 가상의 도체 길.
A voltage-built invisible conducting path.
게이트가 실리콘에 닿지도 않는데, 어떻게 전류를 켜고 끌 수 있을까요?
MOSFET의 게이트는 얇은 절연막 위에 떠 있어서 실리콘과 직접 전류를 주고받지 않습니다. 대신 게이트에 (+) 전압을 걸면, 절연막 너머 실리콘 표면에 전기장이 작용합니다. p형 실리콘 표면에서는 처음에 정공이 밀려나고(공핍), 전압을 더 높이면 소수 캐리어인 전자가 표면으로 끌려와 쌓이기 시작합니다. 전자가 충분히 모여 표면이 마치 n형처럼 뒤바뀌는 순간, 소스와 드레인을 잇는 얇은 전자 통로가 생깁니다. 이것이 반전층이며, 전류가 흐르는 채널입니다. 게이트는 전류 대신 전압만으로 이 채널을 다스립니다.
앞 레슨의 BJT는 베이스에 실제 전류를 흘려야 동작하는 전류 제어 소자였습니다. 반면 MOSFET은 게이트가 절연되어 있어 전류가 거의 흐르지 않는 전압 제어 소자입니다. 켜 둔 채로 가만히 있을 때 전력을 거의 쓰지 않는다는 이 한 가지 차이가, 한 칩에 수십억 개를 집적해도 발열로 타 버리지 않게 해 주었습니다. 1959년 강대원과 아탈라가 MOS 구조를 실증한 이래, MOSFET은 디지털 시대의 압도적인 주인공이 되었습니다.
If the gate never touches the silicon, how can it switch current on and off?
The MOSFET gate floats on a thin insulating oxide and exchanges no direct current with the silicon beneath it. Instead, applying a positive (+) voltage to the gate projects an electric field through the insulator onto the silicon surface. In p-type silicon, holes are first repelled from the surface (depletion); raising the voltage further draws minority-carrier electrons toward the surface until they accumulate there. Once enough electrons gather to flip the surface from p-type to effectively n-type, a thin electron channel bridges source and drain. This is the inversion layer — the current-carrying channel. The gate governs it with voltage alone, not current.
The BJT covered in the previous lesson was a current-controlled device: the base needed real current to operate. The MOSFET, with its insulated gate, is a voltage-controlled device that draws almost no gate current. The single consequence — almost zero static power — allows billions of transistors to be integrated on one chip without the chip melting. Since Dawon Kahng and Mohamed Atalla demonstrated the MOS structure in 1959, the MOSFET has become the overwhelmingly dominant actor of the digital age.
Q1 "반전(inversion)"이라는 말은 정확히 무엇이 뒤집힌다는 뜻일까요?
Q1 What exactly is "inverted" in the inversion layer?
Q2 트랜지스터를 작게 만들수록 좋다더니, 왜 더 작게 만들기가 점점 어려워질까요?
Q2 Smaller transistors are better — so why does making them even smaller keep getting harder?
소스와 드레인은 바탕(예: p형 실리콘) 안에 박힌 같은 형(n+) 영역이고, 그 사이 표면 위에는 얇은 절연막을 사이에 두고 게이트 전극이 놓입니다. 게이트에 전압을 걸면 절연막을 통해 실리콘 표면에 전기장이 작용해 캐리어를 끌어모읍니다. 전류가 아니라 전기장이 제어한다고 해서 전계 효과 트랜지스터라 부릅니다.
게이트 전압이 문턱전압 $V_{th}$ 를 넘으면 표면에 전자가 충분히 모여 반전층(채널)이 형성됩니다. 문턱전압은 도핑 농도, 절연막 두께, 게이트 재료의 일함수 등으로 결정되며, 미세 공정에서는 대략 수십분의 1볼트에서 1볼트 사이 값을 가집니다(예시).
게이트 전압이 문턱 아래면 채널이 없어 전류가 거의 흐르지 않습니다(차단). 채널이 생긴 뒤 드레인 전압이 작으면 채널이 고르게 이어져 전류가 드레인 전압에 비례합니다(선형, 저항처럼 동작). 드레인 전압이 더 커져 채널 끝이 막히면(핀치오프), 전류가 거의 포화되어 게이트 전압의 제곱에 비례하는 값에 머뭅니다(포화).
채널 길이를 줄이면 더 빠르고 촘촘하며 효율적인 칩이 됩니다. 하지만 너무 작아지면 단채널 효과, 누설 전류, 절연막을 통한 양자 터널링 같은 문제가 커집니다. 이를 극복하려고 게이트가 채널을 입체적으로 감싸는 구조가 도입되었습니다.
Source and drain are heavily-doped regions of the same type (n+) embedded in the opposite-type substrate (e.g., p-type silicon), with the gate electrode sitting directly above the gap between them — separated from the silicon by a thin insulating oxide. Applying a voltage to the gate pushes an electric field through the insulator to attract carriers to the silicon surface. Because an electric field, not a current, does the controlling, the device is called a field-effect transistor.
Once the gate voltage exceeds the threshold voltage $V_{th}$, enough electrons accumulate at the surface to form the inversion layer (channel). The threshold voltage is set by doping concentration, oxide thickness, and the gate material's work function; in a typical advanced process node it falls roughly in the range of a few tenths of a volt to about one volt (as a general example).
Below threshold there is no channel and virtually no current flows (cutoff). Once the channel forms, a small drain voltage produces current proportional to drain voltage (linear — the device acts like a resistor). When the drain voltage is large enough to "pinch off" the far end of the channel, the current saturates and becomes proportional to the square of the overdrive voltage $V_{GS} - V_{th}$ (saturation).
Shrinking the channel length yields faster, denser, more efficient chips. But when the channel becomes very short, short-channel effects, leakage currents, and quantum tunneling through the oxide all grow. Three-dimensional gate structures that wrap the gate around the channel were introduced to overcome these limits.
MOSFET은 손을 대지 않고 켜는 자동문 같습니다. 게이트는 문 위에 달린 센서이고, 거기에 전압을 걸면 바닥에 보이지 않는 길(채널)이 깔려 사람들(전자)이 한쪽에서 반대쪽으로 지나갑니다. 전압을 거두면 길이 사라져 통행이 끊깁니다. 센서를 누르는 데는 힘이 거의 들지 않으므로, 이런 자동문을 수십억 개 달아 둬도 전기료가 거의 안 듭니다. 그래서 모든 칩이 MOSFET으로 가득 차 있습니다.
Think of a MOSFET as an automatic door that opens without being touched. The gate is the motion sensor mounted above the doorway: apply a voltage to it and an invisible path (the channel) materialises in the floor so that people (electrons) can walk from one side to the other. Remove the voltage and the path vanishes — passage stops. Activating the sensor takes almost no effort, so running billions of these automatic doors barely increases the electricity bill. That is why every chip is packed solid with MOSFETs.
채널 폭 $W$, 길이 $L$, 단위면적 산화막 용량 $C_{ox}$, 이동도 $\mu$ 에 대해 게이트 과구동 전압 $V_{ov}=V_{GS}-V_{th}$ 를 정의하면, 선형 영역과 포화 영역의 전류는 다음과 같습니다. $$I_D = \mu C_{ox}\frac{W}{L}\left[V_{ov}V_{DS} - \tfrac{1}{2}V_{DS}^2\right]\;(\text{선형}),\qquad I_D = \tfrac{1}{2}\mu C_{ox}\frac{W}{L}V_{ov}^2\;(\text{포화})$$ 포화 영역에서 전류가 과구동 전압의 제곱에 비례하는 것이 MOSFET 특성의 핵심입니다.
문턱전압은 여러 항의 합으로 분해됩니다. $$V_{th} = V_{FB} + 2\phi_F + \frac{\sqrt{2\varepsilon_s q N_A (2\phi_F)}}{C_{ox}}$$ 여기서 $V_{FB}$ 는 평탄대 전압, $\phi_F$ 는 페르미 준위, $N_A$ 는 바탕 도핑 농도입니다. 도핑이나 산화막 두께를 조정하면 문턱전압을 설계할 수 있습니다.
데너드 스케일링은 치수와 전압을 같은 비율로 줄이면 전력 밀도가 유지된다고 봤지만, 누설 전류 때문에 전압을 더 못 낮추면서 한계에 부딪혔습니다. 채널이 짧아지면 드레인 전기장이 채널 장벽까지 낮추는 DIBL, 문턱전압 저하, 게이트 절연막 터널링이 심해집니다. 게이트가 채널을 여러 면에서 감싸는 입체 구조가 이 정전 제어력을 회복시킵니다.
Define the overdrive voltage $V_{ov} = V_{GS} - V_{th}$. For a device with channel width $W$, channel length $L$, oxide capacitance per unit area $C_{ox}$, and carrier mobility $\mu$, the drain current in each region is: $$I_D = \mu C_{ox}\frac{W}{L}\left[V_{ov}V_{DS} - \tfrac{1}{2}V_{DS}^2\right]\;(\text{linear}),\qquad I_D = \tfrac{1}{2}\mu C_{ox}\frac{W}{L}V_{ov}^2\;(\text{saturation})$$ The saturation result — $I_D \propto V_{ov}^2$ — is the defining characteristic of MOSFET behaviour.
The threshold voltage can be written as a sum of several contributions: $$V_{th} = V_{FB} + 2\phi_F + \frac{\sqrt{2\varepsilon_s q N_A (2\phi_F)}}{C_{ox}}$$ where $V_{FB}$ is the flat-band voltage, $\phi_F$ is the bulk Fermi potential, and $N_A$ is the substrate doping concentration. Adjusting doping or oxide thickness provides a design handle on $V_{th}$.
Dennard scaling predicted that shrinking all dimensions and voltages proportionally would hold power density constant, but the inability to reduce voltages fast enough (due to leakage) broke this rule. Short channels suffer from drain-induced barrier lowering (DIBL), threshold voltage roll-off, and direct gate-oxide tunnelling. Three-dimensional gate architectures that wrap the gate around the channel on multiple sides restore electrostatic control.
MOSFET은 절연막 너머의 전기장으로 실리콘 표면에 반전층을 만들어, 소스와 드레인 사이의 전류를 전압만으로 켜고 끄는 소자입니다. 문턱전압을 넘으면 채널이 생기고, 드레인 전압에 따라 선형과 포화로 동작이 나뉩니다. 전류를 거의 쓰지 않는 저전력 특성이 수십억 개의 집적을 가능하게 했고, 미세화의 한계는 입체 게이트 구조로 극복되고 있습니다. 다음 레슨에서는 NMOS와 PMOS를 짝지어 가장 적은 전력으로 0과 1을 뒤집는 CMOS 인버터로 넘어가겠습니다.
The MOSFET uses an electric field projected through an insulator to create an inversion layer at the silicon surface, switching current between source and drain using voltage alone. Exceeding the threshold voltage forms the channel; the drain voltage then determines whether the device operates in the linear or saturation regime. The near-zero static power draw enables billion-transistor integration, and the limits of miniaturisation are being overcome with three-dimensional gate structures. The next lesson pairs NMOS and PMOS to build the CMOS inverter — the circuit that flips 0 and 1 with the least power possible.
CHECK 스스로 확인하기
1. NMOS에서 채널(반전층)이 생기기 시작하는 게이트 전압을 무엇이라 부르나요?
→ 문턱전압 $V_{th}$ 입니다. 이 값을 넘으면 표면에 전자가 모여 채널이 형성됩니다.
2. MOSFET이 BJT보다 디지털 칩에 유리한 결정적 이유는?
→ 게이트가 절연되어 전류를 거의 쓰지 않는 전압 제어 소자라서, 수십억 개를 집적해도 전력 부담이 작기 때문입니다.
3. 포화 영역에서 드레인 전류는 게이트 과구동 전압($V_G - V_{th}$)에 어떻게 의존하나요?
→ 제곱에 비례합니다($I_D \propto (V_G - V_{th})^2$). 드레인 전압의 영향은 작아집니다.
CHECK Self-check
1. What is the name for the gate voltage at which the channel (inversion layer) first forms in an NMOS transistor?
→ The threshold voltage $V_{th}$. Once this value is exceeded, electrons accumulate at the surface and the channel is established.
2. What is the decisive advantage of the MOSFET over the BJT for digital chips?
→ The insulated gate draws almost no current, making the MOSFET a voltage-controlled device. Integrating billions of them imposes a very small static power burden.
3. In the saturation region, how does drain current depend on the overdrive voltage ($V_G - V_{th}$)?
→ It is proportional to the square: $I_D \propto (V_G - V_{th})^2$. The influence of the drain voltage is small in this regime.