Two doped sides, one junction.
PN 접합, 모든 다이오드와 트랜지스터의 원형
PN junction — the archetype of every diode and transistor
전자가 남아도는 n형 실리콘 한 덩어리와, 정공이 남아도는 p형 실리콘 한 덩어리가 있다고 상상해 보세요. 이 둘을 맞붙이면 무슨 일이 벌어질까요. 경계에서는 마치 두 종류의 물감이 서로 번지듯, n쪽의 전자와 p쪽의 정공이 서로의 영역으로 흘러들어 만나는 자리마다 짝을 이루어 사라집니다. 그런데 신기하게도 이 번짐은 무한정 계속되지 않고, 아주 얇은 경계층 하나를 남긴 채 스스로 멈춥니다. 이 작은 경계 하나가 다이오드, LED, 태양전지, 그리고 모든 트랜지스터의 출발점입니다.
Imagine a slab of n-type silicon (electron-rich) placed against a slab of p-type silicon (hole-rich). The moment they meet, electrons from the n-side and holes from the p-side diffuse toward each other, pair up, and annihilate. Yet this spreading does not continue indefinitely — it stops by itself, leaving behind a razor-thin boundary layer. That tiny boundary is the starting point of every diode, LED, solar cell, and transistor.
경계에서 전자와 정공이 사라지고 나면, 그 자리에는 움직일 수 없는 도펀트 이온만 덩그러니 남습니다. n쪽에는 양(+)이온이, p쪽에는 음(−)이온이 노출되면서 자연스럽게 전기장이 생기고, 이 전기장이 더 이상의 번짐을 막아 세웁니다. 캐리어가 빠져나가 텅 빈 이 영역을 공핍층(depletion region)이라고 부릅니다. 공핍층 안에 생긴 전위차를 내부 전위(built-in potential)라고 하는데, 이것이 바로 전류가 한쪽으로만 흐르게 만드는 "전기 밸브"의 핵심입니다.
Once electrons and holes recombine near the boundary, only the immobile dopant ions remain: positive ions on the n-side, negative ions on the p-side. These exposed charges create an electric field that stops further diffusion. The carrier-free region is called the depletion region, and the voltage it builds up is the built-in potential — the "electrical valve" at the heart of the junction.
이제 이 접합에 바깥에서 전압을 걸어 보면 성격이 또렷이 갈립니다. p쪽에 (+)를 걸면 내부 전위가 깎여 장벽이 낮아지고 전류가 봇물 터지듯 흐릅니다(순방향). 반대로 p쪽에 (−)를 걸면 장벽이 더 높아져 전류가 거의 흐르지 못합니다(역방향). 아래 시뮬레이션에서 평형, 순방향, 역방향 세 가지 모드를 직접 바꿔 가며, 에너지 밴드가 어떻게 휘고 캐리어가 어떻게 움직이는지 눈으로 확인해 보세요.
Applying an external voltage reveals the junction's two personalities sharply. Connect (+) to the p-side (forward bias) and the barrier drops, sending current flooding through. Connect (−) to the p-side (reverse bias) and the barrier grows, blocking almost all current. Use the simulation below to switch among equilibrium, forward, and reverse modes and watch how the energy bands bend and how carriers move.
접합 하나에 모든 소자가 담겨 있습니다.
One junction contains every device.
두 조각의 실리콘을 맞붙였을 뿐인데, 왜 전류가 한쪽으로만 흐를까요?
이야기는 1947년 벨 연구소에서 시작됩니다. 윌리엄 쇼클리(William Shockley)와 동료들은 실리콘과 게르마늄을 다루다가, 서로 다르게 도핑한 두 영역이 맞닿은 경계에서 전류가 비대칭적으로 흐른다는 사실을 발견했습니다. 쇼클리는 1949년 논문에서 이 현상을 수식 하나로 깔끔하게 설명해 냈고, 그 식은 오늘날에도 다이오드를 다루는 모든 교과서의 첫 페이지에 등장합니다. PN 접합이 특별한 이유는, 이것이 그저 다이오드 하나에 그치지 않고 LED, 태양전지, 그리고 트랜지스터까지 현대 전자공학 거의 전부의 뿌리가 되기 때문입니다.
핵심은 "확산"과 "드리프트"라는 두 힘의 줄다리기입니다. n쪽에 빽빽한 전자는 농도가 낮은 p쪽으로 번지려 하고(확산), p쪽의 정공도 반대 방향으로 번지려 합니다. 그런데 캐리어가 빠져나간 자리에 남은 도펀트 이온들이 전기장을 만들고, 이 전기장은 캐리어를 원래 자리로 되돌려 보내려 합니다(드리프트). 두 힘이 정확히 맞먹는 순간 번짐이 멈추고, 그 균형점이 바로 평형 상태입니다. 이때 경계에 남는 전위차가 내부 전위 $V_{bi}$ 이고, 캐리어가 텅 빈 경계 영역이 공핍층입니다.
We simply pressed two pieces of silicon together — so why does current only flow in one direction?
The story begins at Bell Labs around 1947. William Shockley and colleagues, working with silicon and germanium, discovered that two differently doped regions in contact allow current to flow asymmetrically. Shockley captured the phenomenon in a single equation (1949) that still opens every textbook treatment of diodes. The PN junction is special not because it is merely a diode, but because it is the root of almost all modern electronics — LEDs, solar cells, and transistors all rest on it.
The key is a tug-of-war between two forces: diffusion and drift. Electrons densely packed on the n-side diffuse toward the lower-concentration p-side, while holes on the p-side diffuse the other way. But the dopant ions left behind create an electric field that pushes carriers back (drift). The moment these two forces exactly balance, diffusion halts — that equilibrium point defines the built-in potential $V_{bi}$ across the now-carrier-depleted boundary region known as the depletion region.
Q1 평형 상태에서 전류가 0이라면, 캐리어가 아예 안 움직인다는 뜻일까요?
Q1 If current is zero at equilibrium, does that mean carriers have stopped moving?
Q2 순방향과 역방향이 이렇게 극적으로 다른 이유는 무엇일까요?
Q2 Why is the difference between forward and reverse bias so dramatic?
서로 다르게 도핑한 두 실리콘을 붙이면, n쪽의 전자와 p쪽의 정공이 농도 차이를 따라 경계로 확산해 와 짝을 이루고 사라집니다. 그 결과 경계 부근에는 움직이는 캐리어가 없고, 움직이지 못하는 도펀트 이온(n쪽 양이온, p쪽 음이온)만 남습니다. 이 노출된 이온들이 만드는 전기장이 더 이상의 확산을 가로막아, 캐리어가 텅 빈 좁은 영역인 공핍층을 안정적으로 유지합니다.
공핍층 양 끝 사이에는 전위차가 생기는데, 이를 내부 전위 $V_{bi}$ 라고 합니다. 실리콘을 상온에서 보통 수준으로 도핑하면 그 값은 대략 0.6에서 0.8볼트 사이입니다. 이 장벽 덕분에 평형에서는 확산 흐름과 드리프트 흐름이 정확히 맞먹어 순 전류가 0이 됩니다. 도핑 농도를 높일수록 장벽이 높아지고 공핍층은 더 얇아집니다.
p쪽에 (+) 전압을 걸면(순방향) 장벽이 $V_{bi} - V$ 로 낮아지고, 실리콘에서는 대략 0.6에서 0.7볼트를 넘는 순간부터 전류가 가파르게 흐릅니다. 반대로 p쪽에 (−) 전압을 걸면(역방향) 장벽이 $V_{bi} + |V|$ 로 높아져 전류가 거의 차단되고, 아주 작은 포화 누설 전류만 흐릅니다. 같은 접합이 전압의 방향 하나로 도체와 절연체를 오가는 셈입니다.
평형에서는 페르미 준위가 접합 전체에서 평평하게 한 줄로 정렬되어야 합니다. 이 조건을 맞추기 위해 전도띠 $E_c$ 와 가전자띠 $E_v$ 가 공핍층 안에서 $V_{bi}$ 만큼 휘어집니다. 순방향 전압을 걸면 휘는 정도가 줄어 장벽이 낮아지고, 역방향에서는 더 가파르게 휘어 장벽이 높아집니다. 밴드 다이어그램은 이 모든 변화를 한눈에 보여 주는 가장 강력한 도구입니다.
When two differently doped silicon slabs are joined, electrons from the n-side and holes from the p-side diffuse to the boundary, pair up, and recombine. The result: no mobile carriers remain near the interface — only the immobile dopant ions (positive on the n-side, negative on the p-side). The electric field these exposed ions create opposes further diffusion, stabilising the narrow carrier-free zone called the depletion region.
A potential difference — the built-in voltage $V_{bi}$ — develops across the depletion region. For moderately doped silicon at room temperature it falls between about 0.6 and 0.8 V. This barrier makes diffusion and drift currents exactly equal and opposite, giving zero net current at equilibrium. Higher doping raises $V_{bi}$ and shrinks the depletion width.
Applying (+) to the p-side (forward bias) reduces the barrier to $V_{bi} - V$; in silicon current surges sharply once the applied voltage exceeds about 0.6–0.7 V. Applying (−) to the p-side (reverse bias) raises the barrier to $V_{bi} + |V|$, blocking current — only a tiny saturation leakage remains. One junction switches between conductor and near-insulator depending solely on which way voltage is applied.
At equilibrium the Fermi level must be flat and uniform across the entire junction. To satisfy this condition, the conduction band $E_c$ and valence band $E_v$ must bend by $V_{bi}$ across the depletion region. Forward bias flattens the bending (lower barrier); reverse bias steepens it (higher barrier). The band diagram is the most powerful single tool for visualising all of these changes.
PN 접합은 한 방향으로만 열리는 회전문 같습니다. 평형 상태에서는 문 앞에 작은 언덕(내부 전위)이 있어서 양쪽 사람이 서로 밀고 당기다가 제자리에 머뭅니다. 순방향으로 전압을 걸면 그 언덕을 깎아 평지로 만들어 사람들이 우르르 통과하고(전류 흐름), 역방향으로 걸면 언덕을 더 높이 쌓아 아무도 못 넘게 막습니다(차단). 그래서 다이오드는 전기를 한쪽으로만 흘려보내는 밸브 역할을 합니다.
A PN junction is like a turnstile that only opens in one direction. At equilibrium a small hill (the built-in potential) sits at the gate — people on both sides push and pull but stay put. Apply voltage the right way (forward) and you flatten the hill, letting everyone through (current flows). Apply it the wrong way (reverse) and you pile the hill higher, blocking everyone (cut-off). That one-way-valve behaviour is exactly what a diode does with electricity.
평형에서 페르미 준위를 일치시키면 내부 전위는 도핑 농도로 결정됩니다. $$V_{bi} = \frac{kT}{q}\ln\!\left(\frac{N_A N_D}{n_i^2}\right)$$ 공핍층 폭은 $V_{bi}$ 에서 인가 전압 $V$ 를 뺀 값의 제곱근에 비례합니다. $$W = \sqrt{\frac{2\varepsilon_s}{q}\left(\frac{1}{N_A}+\frac{1}{N_D}\right)(V_{bi}-V)}$$ 여기서 $\varepsilon_s$ 는 실리콘의 유전율(약 $11.7\,\varepsilon_0$), $n_i$ 는 진성 캐리어 농도(상온 실리콘에서 약 $1.0\!\sim\!1.5\times10^{10}\,\text{cm}^{-3}$)입니다.
접합을 흐르는 전류는 인가 전압에 대해 지수적으로 변합니다. $$I = I_0\left[\exp\!\left(\frac{qV}{kT}\right) - 1\right]$$ 상온($T=300\,\text{K}$)에서 열전압은 $kT/q \approx 0.0259\,\text{V}$ 입니다. $V=0$ 이면 괄호 안이 0이 되어 $I=0$ 이고(평형), $V=0.6\,\text{V}$ 면 $\exp(0.6/0.0259)\approx\exp(23)\approx10^{10}$ 으로 전류가 폭증합니다. 역방향($V<0$)에서는 지수항이 0으로 수렴해 $I\approx -I_0$, 즉 미약한 포화 누설 전류만 남습니다.
역방향 전압을 계속 키우면 어느 순간 전류가 급증하는 항복(breakdown)이 일어납니다. 도핑이 매우 높으면 전자가 장벽을 직접 꿰뚫는 제너 항복(터널링)이, 도핑이 낮으면 가속된 캐리어가 격자와 충돌해 새 캐리어를 무더기로 만드는 애벌런치 항복이 지배합니다. 항복 전압은 도핑이 높을수록 낮아지며, 실리콘의 임계 전기장은 대략 $3\times10^5\,\text{V/cm}$ 수준입니다.
Setting the Fermi levels equal at equilibrium yields the built-in potential as a function of doping. $$V_{bi} = \frac{kT}{q}\ln\!\left(\frac{N_A N_D}{n_i^2}\right)$$ The depletion width scales as the square root of the net voltage across the junction. $$W = \sqrt{\frac{2\varepsilon_s}{q}\left(\frac{1}{N_A}+\frac{1}{N_D}\right)(V_{bi}-V)}$$ where $\varepsilon_s$ is the silicon permittivity (~$11.7\,\varepsilon_0$) and $n_i$ is the intrinsic carrier density (~$1.0\!\sim\!1.5\times10^{10}\,\text{cm}^{-3}$ at room temperature in Si).
Current through the junction varies exponentially with applied voltage. $$I = I_0\left[\exp\!\left(\frac{qV}{kT}\right) - 1\right]$$ At room temperature ($T=300\,\text{K}$) the thermal voltage is $kT/q \approx 0.0259\,\text{V}$. At $V=0$ the bracket is zero so $I=0$ (equilibrium). At $V=0.6\,\text{V}$, $\exp(0.6/0.0259)\approx\exp(23)\approx10^{10}$, giving a ten-billion-fold increase in current. In reverse ($V<0$) the exponential collapses to zero, leaving only the tiny saturation leakage $I\approx -I_0$.
If the reverse voltage is increased far enough, current abruptly surges — breakdown. At very high doping the electron tunnels directly through the barrier (Zener breakdown). At lower doping, accelerated carriers collide with the lattice and knock out new electron-hole pairs in an avalanche. The breakdown voltage decreases with higher doping; silicon's critical electric field is around $3\times10^5\,\text{V/cm}$.
PN 접합은 서로 다르게 도핑한 두 영역을 맞붙였을 때 경계에 생기는 공핍층과 내부 전위 장벽 하나로 모든 것이 설명됩니다. 순방향 전압은 장벽을 깎아 전류를 흘리고, 역방향 전압은 장벽을 높여 전류를 막습니다. 이 비대칭을 정확히 기술하는 것이 쇼클리 방정식이며, 같은 접합 위에 빛, 전압, 게이트를 더하면 LED, 태양전지, 트랜지스터로 모습을 바꿉니다. 다음 레슨에서는 이 쇼클리 방정식이 그리는 다이오드의 I-V 곡선을 직접 들여다보겠습니다.
Everything about the PN junction reduces to one thing: the depletion-region barrier created when two differently doped regions meet. Forward voltage lowers that barrier and current flows; reverse voltage raises it and current is blocked. The Shockley equation captures this asymmetry precisely, and the same junction — with light, voltage, or a gate added — becomes an LED, a solar cell, or a transistor. The next lesson looks directly at the I-V curve that Shockley's equation traces for a diode.
CHECK 스스로 확인하기
1. 공핍층 안에 캐리어는 없는데, 전기장은 왜 생길까요?
→ 캐리어가 빠져나간 자리에 움직이지 못하는 도펀트 이온(n쪽 양이온, p쪽 음이온)이 노출되기 때문입니다. 이 고정 전하가 전기장을 만듭니다.
2. 도핑 농도를 높이면 내부 전위와 공핍층 폭은 어떻게 변할까요?
→ 내부 전위 $V_{bi}$ 는 커지고, 공핍층 폭 $W$ 는 더 얇아집니다. 같은 전위차를 더 좁은 영역에서 떠받치기 때문입니다.
3. 순방향에서 전압을 조금만 올려도 전류가 크게 늘어나는 이유는?
→ 장벽을 넘는 캐리어 수가 전압에 대해 지수함수로 늘어나기 때문입니다(쇼클리 식의 exp 항).
CHECK Self-check
1. There are no carriers in the depletion region — so why is there an electric field there?
→ Carriers that diffused away left behind immobile dopant ions (positive on the n-side, negative on the p-side). These fixed charges create the field.
2. If doping concentration is increased, how do $V_{bi}$ and the depletion width $W$ change?
→ $V_{bi}$ increases and $W$ decreases. A higher potential difference is supported across a narrower region.
3. Why does a small increase in forward voltage cause a large increase in current?
→ The number of carriers with enough energy to surmount the barrier grows exponentially with voltage (the exp term in the Shockley equation).